Hardware-System-Architekturen für Beschleunigtes RechnenHardware-System-Architekturen für Beschleunigtes Rechnen

Der Bereich neue Hardware-Systemarchitekturen für Beschleunigtes Rechnen befindet sich gerade im Aufbau. Ziel ist die Entwicklung und Untersuchung energieeffizienter Hochleistungsrechner-Hardware. Im Rahmen eines ersten Vorprojekts wurde untersucht, inwieweit Embedded-Computer-Systeme auf der Basis von ARM-Prozessoren für Hochleistungsrechnen eingesetzt werden können. Hier konnte ein Linux-basierter Test-Cluster bestehend aus mit ARM-Prozessoren bestückten Entwicklerboards (sog. PandaBoards) aufgebaut und betrieben werden.

In Zusammenarbeit mit Prof. Ulrich Rückert von der Universität Bielefeld ist eine weitergehende Zusammenarbeit auf diesem Gebiet geplant. Hierzu dient die von Rückert et al. entwickelte und modular aufgebaute RECS (Ressourcen-Effizienter Cluster Server) Hardware als Ausgangspunkt zur Verfügung. Ein erstes Ziel ist die Entwicklung eines Basisboards auf FPGA-Basis. Mit dessen Hilfe sollen in einem ersten Projekt gemeinsam mit Prof. Reiss und Prof. Hütten von der Universität Bielefeld Simulationen im Bereich magnetischer Nanosysteme beschleunigt werden.